SCAN921025HSM

• 高温作业至125 ° C
• IEEE 1149.1（JTAG）标准，在高速BIST测试模式。
• 时钟恢复PLL锁定模式从随机数据。
• 保证每一个数据传送周期过渡
• 芯片组（TX + RX）功耗<600毫瓦（典型值）@ 80兆赫
• 单差分对消除多通道歪斜
• 800 Mbps的串行总线LVDS数据速率（在80MHz的时钟）
• 10位并行接口，1个字节数据加2控制位
• 同步模式和LOCK指示灯
• 在可编程时钟边沿触发
• 在接收器输入阻抗高时关闭电源
• 总线LVDS串行输出额定为27 载荷
• 小型49引脚BGA封è£

说明

该SCAN921025H转换成一个高速总线与嵌入式时钟的LVDS串行数据流的一个10位宽的并行LVCMOS / LVTTL数据总线。 该SCAN921226H接收总线LVDS串行数据流，并把它转换回一个10位宽并行数据总线和恢复并行时钟。

这两款器件均符合IEEE 1149.1标准的边界扫描测试标准。 IEEE 1149.1功能提供设计或测试通过标准的测试访问端口（TAP）的背板或电缆互联，并能够验证差分信号完整性工程师使用。 该设备对还具有在高速BIST模式，让之间的串行器将在高速验证互连。

通过背板的SCAN921025H或电缆传输数据。 单差分对的数据通道使得PCB设计更加容易。 此外，减少电缆，PCB走线数和连接器的尺寸大大降低成本。 由于一个输出时钟和数据传输串行位，它消除了时钟至数据和数据 - 数据偏移。 在断电针节省电源电流降低时不使用任何设备的电源。 在接通电源的串行，你可以选择激活同步模式或允许解串器使用同步到随机数据功能。 通过使用同步模式，解串器将建立锁锁定时间内指定的信号。 此外，嵌入式时钟保证总线上的每12位周期过渡。 这就消除了由于传输错误收取电缆的条件。 此外，你可以将三态SCAN921025H输出引脚实现了高阻抗状态。 该PLL可以锁定到20兆赫和80兆赫频率。

应用

• 汽车
• 工业
• 军事/航空航天