LMK04803BISQE

• 超低RMS抖动性能
• 111 FS RMS抖动（12 kHz至20 MHz）
• 123 FS RMS抖动（100 Hz至20 MHz）
• 双回路PLLatinum PLL架构
• PLL1
• 集成的低噪声晶体振荡器电路
• 保持模式，当输入时钟丢失
• 自动或手动触发/恢复
• PLL2
• 归[1赫兹] PLL的-227 dBc / Hz的噪声基底
• 相位检测率高达155兆赫
• OSCIN频率倍增
• 集成的低噪声VCO
• 2 LOS多余的输入时钟
• 自动和手动切换的模式
• 50％的占空比输出分，1至1045（奇数和偶数）
• LVPECL，LVDS或LVCMOS可编程输出
• 精密数字延时，固定或动态可调
• 25 PS一步模拟延时控制。
• 14差分输出。 高达26单端。
• 截至6 VCXO /水晶缓冲输出
• 高达1536 MHz的时钟速率
• 0延时模式
• 在三个默认时钟输出功率达
• 多模式：双PLL，单PLL和时钟分配
• 工业级温度范围：-40至85 ° C
• 3.15 V至3.45 V操作
• 封装：64引脚LLP（9.0 × 9.0 × 0.8毫米）

说明

而LMK04800系列是业界的最高性能优越的时钟抖动清除，发电，并与先进的功能，以满足新一代系统要求分配时钟调整。 双循环PLLatinum架构使111 FS RMS抖动（12 kHz至20 MHz）采用低噪声VCXO模块或分200 FS RMS抖动（12 kHz至20 MHzï¼‰çš„ä½¿ç”¨æˆæœ¬ä½Žçš„å¤–éƒ¨æ™¶ä½“å’Œå˜å® ¹äºŒæžç®¡ã€‚

双循环结构由两个高性能锁相环（PLL），低噪声晶体振荡器电路，以及高性能压控振荡器（VCO）。 第一PLL（PLL1）提供了一个低噪声抖动清除器的功能，而第二个PLL（PLL2）执行时钟产生。 PLL1可配置要么与外部VCXO模块或外部可调谐晶体和变容二极管集成晶体振荡器。 当环路带宽很窄用，PLL1使用上级相位噪声的VCXO模块或可调谐晶体清洁输入时钟（低于50千赫偏移）的接近。 PLL1的输出作为输入参考PLL2干净的地方锁定集成VCO。 PLL2的环路带宽可以进行优化，以干净的远了相位噪声（高于50 kHz的偏移）如集成的VCO模块或优于VCXO的调谐晶体PLL1使用